FIFO的工作原理及其设计

        FIFO( First Input First Output)简单说就是指先进先出。FIFO存储器是一个先入先出的双口缓冲器，即第一个进入其内的数据第一个被移出，其中一个口是存储器的输入口，另一个口是存储器的输出口。

        对于单片FIFO来说，主要有两种结构：触发导向结构和零导向传输结构。触发导向传输结构的FIFO是由寄存器阵列构成的，零导向传输结构的FIFO是由具有读和写地址指针的双口RAM构成。

        FIFO与普通RAM存储器的区别是没有外部读写地址线（指针），使用方便，但缺点是只能顺序写入数据和读出数据，其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。

        FIFO存储器是系统的缓冲环节，主要有几方面的功能：

                1）对连续的数据流进行缓存，防止在进机和存储操作时丢失数据；

                2）数据集中起来进行进栈和存储，可避免频繁的总线操作，减轻CPU的负担；

                3）允许系统进行DMA操作，提高数据的传输速度。这是至关重要的一点，如果不采用DMA操作，数据传输将达不到传输要求，而且大大增加CPU的负担，无法同时完成数据的存储工作。

        解决一个系统多个时钟所带来的问题：异步时钟之间的接口电路。异步FIFO是解决这个问题的一种便捷简单的方案，使用异步FIFO可以在两个不同时钟系统之间快速方便地传输实时数据。

        对于不同宽度的数据接口也可以使用FIFO，例如单片机的8位输出而DSP可能是16位输入，在单片机与DSP连接时就可以使用FIFO来达到数据匹配的目的。

        根据FIFO工作的时钟域分为同步/异步FIFO。同步FIFO是指读时钟和写时钟为同一个时钟在时钟沿来临时同时发生读写。异步FIFO读写时钟不一致，读写相互独立。

        读写指针即读写地址，当前读/写操作完成后，指针自动加一指向下一个地址（连续递增）。

        一般情况下当读写指针相等时，表明FIFO已空，这种情况发生在复位操作时或当读指针读出FIFO中最后一个有效数据时（即读指针追赶上写指针），此时读空信号有效，如下左图：

        当读写指针再次相等时，即写指针转了一圈又折回来（wrapped around）从起始低位追上了读指针（写比读快），此时表明FIFO已满，如上右图：

        深度为的FIFO其地址位宽为n，若数据位宽为W则该FIFO的容量为N*W bits。

        现在在指针添加1个extra bit即地址的MSB，使其变为n+1 bits，该extra bit用来指示读/写指针是否连续递增并越过了FIFO的最后一个地址，若越过则该MSB加1，其他位清零。例如深度为8的fifo，需要采用1+3bits的地址位宽，MSB作为指针折回标志，低3bits作为地址。

        那么判断机制（读指针读出FIFO最后一个有效数据后即会停止递增）为：

        设置一个data_counter，当写使能有效时数据计数器加1，每读出一个数据时该计数器又减1。如此，当data_counter=0时FIFO为空，data_counter=FIFO深度时表明已满。

        缺点：计数器会占用额外资源，当FIFO较大时，可能会降低FIFO的读写速度。

        当读写指针采用二进制表示且读写操作属于异步时钟时，读写指针做比较前需要先将其中一个指针同步到另一个指针的时钟域后再操作，直接同步这样容易产生亚稳态问题。

        可以使用一个二进制转gray码的转换电路，将地址转换为对应的gray码后再同步到另一个时钟域，进行对比产生空满指示，如左下图：

        例如1+3bits的二进制地址完全转换为gray后如右上图所示，此时空满标志不能按照原来二进制的方法来判断，gary码指针的空满判断标准如下：

        空标志：gray码地址完全相等（包括MSB）。

        满标志：高两位（MSB+次高位）不同，其余各位相同。

        补充：二进制与格雷码互相转换 。

3.异步FIFO代码设计示例

4.FIFO的深度选择

5.读写位宽不一致问题