74ls160应用电路图大全（数字钟\TLC320AD75C\交通灯\LM324）

数字钟是计数电路的一种典型应用，其构成原理框图如下图所示。它主要由三部分组成：

（1）秒脉冲发生电路

它由32768Hz的石英晶体振荡器和若干级分频电路构成，振荡器产生32768Hz的方波，由于使用了晶体，振荡频率准确且稳定，经过216=65536分频后，再经过2倍频，得到秒脉冲信号，该秒脉冲信号经过控制门进入秒计数器进行计数。

（2）时间校准电路

时间调整由3个开关AN1、AN2、AN3以及3个R-S触发器构成。当3个开关都拨到右边时，R-S触发器的输出Q1、Q2、Q3都为1，因此控制门的3个右边门开启，秒、分、时脉冲可以正常进入相应计数器进行计数。当某开关拨到左边时，R-S触发器翻转，例如当“秒调整”开关拨到左边，Q1-0、，控制门的右门关、左门开，秒脉冲不能通过，而0．5s的脉冲信号却可以进入秒计数器实现“秒调整”。分、时的调校原理与此相同，使用R—S触发器的目的是为了消除开关抖动产生的影响。

（3）时、分、秒计数电路

采用两片74LS160按下图所示连接，可以构成作60分频计数，用于数字钟中的秒计数器。

标准秒脉冲经过控制门进入秒计数器，并显示其计数值，当计数满60时得到一个进位“分”脉冲，同时秒计数器自动清零。“分”脉冲经控制门送入“分计数器”又作60分频计数，当计数满后得到进位“时”脉冲。“时”脉冲再经控制门送入“时计数器”计数。“分计数器”与“时计数器”的计数、复零和显示原理与“秒计数器”相同，可以自行设计。

下图是TLC320AD75C 的ADC 与MCS51 接口电路，DAC 接口电路是上述电路的逆过程，只要将８位输出锁存移位寄存器（三态、串入并出）74LS595 改成８位输入锁存移位寄存器74LS597（三态、并入串出）即可，此处不再详述。图５与图３的画法一样，鉴于篇幅的限制，省略掉了一些电路细节，读者应用本文中的电路时应补上。下面简单讲述一下图５所示电路的工作过程。根据图４串行接口时序，要求利用LRCKA 和SCLKA 生成图４（d）所示的脉冲。在该脉冲的高电平期间20 位串行数据送到由三片74LS595 级联而成的串入并出接口电路中；在脉冲的下降沿将74LS595 中移位寄存器中的数据传输到锁存器；在脉冲的低电平期间发中断到MCS51 的INTO，MCS51 依次发出三个片选信号，读走该20 位数据，从而完成一个声道的采集工作。因此如何产生图4（d）所示的脉冲是本电路的核心问题。在图５所示电路中，74LS123 捕捉到的LRCKA 上升沿和下降沿通过线与的方式生成图4（e）形式的极窄脉冲。在该脉冲的低电平期间置位74LS74；两片74LS160 接成20 进制的计数器，在74LS74 输出高电平到来时对SCLKA 进行计数，当计满20 个脉冲时输出一高电平脉冲，该脉冲经一非门倒相去74LS74 的复位端。74LS74 在上述的置位与复位作用下即产生图4（f）所示的脉冲，同时在该脉冲的低电平期间还要去清除计数器，停止计数器工作，直至该脉冲的下一个高电平到来。要指出的是图4（f）所示脉冲比图４（ｄ）所示的脉冲有一延迟，但只要该延迟时间小于ＴSCLKA/2，即图4（f）所示脉冲的上升沿比转换开始后SCLKA 的第一个上升沿早，同步计数器就可正确计数，不会漏掉１位串行数据。

设计原理和工作电路

交通灯的控制电路主要由555定时器、分频电路产生出1HZ的脉冲，两个74LS160、与门、与非门、或非门组成的红绿灯转换电路，以及由74LS192设计出的倒计时显示器等组成。

秒脉冲的产生

电路图如下：

本电路由555定时器产生1KHZ的脉冲，再由分频电路产生出1HZ脉冲。

红绿灯的转换

电路图如下：

本电路是由两个74LS160组成的80进制计数器，每到第40个脉冲时转换红绿灯，在每次红绿灯转换的最后10秒，黄灯也一起亮，达到提示的作用。

倒计时显示

电路图如下：

它是一个由74LS192可逆计数器组成的40倒计时到0的减法计数器，实现红绿灯转换时的显示。由于时间紧迫，在实验时未能调到正常工作状态。