计组

目录

         第一部分  8位算术逻辑运算实验

第二部分 带进位控制8位算术逻辑运算实验

第三部分 16位算术逻辑运算实验

1、掌握算术逻辑运算器单元ALU（74LS181）的工作原理。

2、掌握简单运算器的数据传送通路组成原理。

3、验证算术逻辑运算功能发生器74LSl8l的组合功能。

4、按给定数据，完成实验指导书中的算术／逻辑运算。

1、实验原理

实验中所用的运算器数据通路如图1－1所示。其中运算器由两片74LS181以并/串形成8位字长的ALU构成。运算器的输出经过一个三态门74LS245到内部数据总线BUSD0～D7插座BUS1～2中的任一个（跳线器JA3为高阻时为不接通），内部数据总线通过LZD0～LZD7显示灯显示；运算器的两个数据输入端分别由二个锁存器74LS273锁存，两个锁存器的输入并联后连至内部总线BUS，实验时通过8芯排线连至外部数据总线EXD0～D7插座EXJ1～EXJ3中的任一个；参与运算的数据来自于8位数据开并KD0～KD7，并经过一三态门74LS245直接连至外部数据总线EXD0～EXD7，通过数据开关输入的数据由LD0～LD7显示。

算术逻辑运算功能发生器 74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M。

2、实验接线

A.本实验用到4个主要模块：

（1）低8位运算器模块；（74LS181芯片2片  74LS273 芯片2个，分别存放数据A和B）

（2）数据输入并显示模块；（KD0~KD7）

（3）数据总线显示模块；（LD0~LD7）

（4）功能开关模块（借用微地址输入模块，S0~S3，M，CN）

（5）脉冲信号：T4

输入控制台：SWB

运算器输出控制：ALUB

E.根据实验原理详细接线如下：

说明：AR为算术运算时是否影响进位及判零标志控制位，低电平有效。

F.实验原理图

3、实验预习

（1）用二进制数码开关KD0—KD7向DR1和DR2寄存器置数。

ALU输出三态门（ALUB`置 1），目的是关闭输出三态门；

SW输入三态门（SWB置 0），目的是开启输入三态门；

令LDDR1=   1  ，LDDR2=   0 ，通过KD0-KD7开关输入数据35H，按动手动脉冲发生按钮，将数据35H置入DR1寄存；

令LDDR1=  0  ，LDDR2=  1  ，通过KD0-KD7开关输入数据48H，按动手动脉冲发生按钮，将数据48H置入DR2寄存。

（2） 检验DR1和DR2中存入的数据是否正确。

具体方法：利用算术逻辑运算功能发生器 74LS181的逻辑功能，即M=1 。通过正确的逻辑运算，能够依次读出DR1和DR2的数据。

实现过程为：关闭数据输入三态门SWB`＝  1  ，打开ALU输出三态门ALUB`＝  0  ，当置S3、S2、S1、S0、M为  11111   时，总线指示灯显示  DR1   中的数，而置成   10101   时，总线指示灯显示DR2中的数。

4、实验步骤

（1）连接线路，仔细查线无误后，接通电源。

（2）用二进制数码开关KD0～KD7向DRl和DR2寄存器置数。

方法：关闭ALU输出三态门(ALUB’=1)，开启输入三态门(SWB’=0)，输入脉冲T4按手动脉冲发生按钮产生。设置数据开关具体操作步骤图示如下：

（3）检验DRl和DR2中存入的数据是否正确，利用算术逻辑运算功能发生器74LSl 8l的逻辑功能进行验算，即M=1。具体操作如下：关闭数据输入三态门SWB’=1，打开ALU输出三态门ALUB’=0，当置S3、S2、S1、S0、M为11111时，总线指示灯显示DR1中的数，而置成10101时总线指示灯显示DR2中的数。

（4）验证74LSl81的算术运算和逻辑运算功能（采用正逻辑）

在给定DRl＝35H、DR2=48H的情况下，改变算术逻辑运算功能发生器的功能设置，观察运算器的输出，填入实验报告表中，并和理论分析进行比较、验证。

实验中用到的运算器74LS181功能表如表1.1所示。

表1.1  运算器74LS181功能表（正逻辑）

其中：①表中“+”表示逻辑或，“⊕”表示逻辑异或，“/”表示逻辑非，“AB”表示逻辑与。

　　   ②加法运算时，CY=1表示运算结果有进位，CY=0表示运算结果无进位；

　　　 减法运算时，CY=1表示运算结果无借位，CY=0表示运算结果有借位。

1、实验数据记录

1.实验结果分析：74LS181是算术逻辑运算发生器，S0~S3，M，CN是它的功能控制信号，按照实验步骤接线，关闭输出三态门ALUB’=1，开启输入三态门SWB=0，通过KD0~KD7输入数据，打开对应的锁存器控制信息，同时按下T4手动脉冲，将加数1送到DR1寄存器，加数2送入到DR2寄存器。拨动181的功能控制信号，发现实验结果与理论计算一致。CN=1时，即运算结果，CN=0时，运算器会给原本的运算结果自动加低位进位1。

2.实验总结：在实验时，实验的接线是需要更改的，不然会导致实验结果错误。验证锁存器DR中的数据是，需要使输入三态门关闭，输出三态门打开。还可以通过功能表中的算术运算验证数据。

1、在向DR1和DR2寄存器置数时S3、S2、S1、S0、M、Cn如何设置？

答：控制信号S3、S2、S1、S0、Cn、M都是用来控制算术逻辑运算单元ALU的状态的，ALU运算的数据来源于DR1和DR2寄存器，DR1和DR2的低四位与低四位，高四位与高四位在ALU中进行运算，结果通过三态门到数据总线上，最后显示。当数据还未被置入这些寄存器时，置数操作与这几个控制信号无关，因此不用设置这些控制端的状态。验证置入数据是否正确时，才需要根据74181的功能表设置S3、S2、S1、S0、M、Cn。

2、DR1置数完成后，如果不关闭控制端，LDDR1会怎样？

答：LDDRl是寄存器DRl的控制信号，LDDR2是寄存器DR2的控制信号都是高电平有效。置入哪个寄存器，就打开哪个控制信号，其余寄存器控制信号关闭，如果不关闭控制端，则数据可能会丢失。

3、为什么在读取74LS181的输出结果时要打开输出三态门的控制端ALUB’ ？

答：DR1和DR2的低四位与低四位，高四位与高四位在ALU中进行运算，结果通过三态门到数据总线上，而ALUB是输出三态门的控制端，低电平有效，只有打开了才能将74LS181的输出结果最后通过LD0~LD7显示。

1、验证带进位控制的算术逻辑运算发生器74LSl8l的功能。

1、实验原理

带进位控制运算器的实验原理如图2.1所示，在实验1的基础上增加进位控制部分，其中高位74LS181（U31）的进位CN4通过门UN4E、UN2C、UN3B进入UN5B的输入端D，其写入脉冲由T4和AR信号控制，T4是脉冲信号，在手动方式下进行实验时，只需将跳线器J23上T4与手动脉冲发生开关的输出端SD相连，按动手动脉冲开关，即可获得实验所需的单脉冲。AR是电平控制信号（低电平有效），可用于实现带进位控制实验。从图中可以看出，AR必须为“0”电平，D型触发器74LS74（UN5B）的时钟端CLK才有脉冲信号输入。才可以将本次运算的进位结果CY锁存到进位锁存器74LS74（UN5B）中。

2、实验接线

实验连线详细如下：

（1）J20,J21,J22,接上短路片，

（2）J24，J25，J26接左边；

（3）J27,J28 右边；

（4）J23 置右边T4选“ SD”

（5）JA5  置“接通”；

（6）JA6  置“手动”；

（7）JA3  置“接通”；

（8）JA1,JA2,JA4置“高阻”；

（9）JA8 置上面“微地址”

（10）EXJ1接BUS3

（11）CE、299B 置“1”，AR置“0”；

（12）总清开关拨在“1”电平。若总清开关拨在“0”电平，Cy清零。

3、实验步骤

（1）仔细查线无误后，接通电源。

（2）用二进制数码开关KDO～KD7向DRl和DR2 寄存器置数。

方法：关闭ALU输出三态门ALUB=1，开启输入三态门SWB=0，输入脉冲T4按手动脉冲发生按钮产生。如果选择参与操作的两个数据分别为55H、AAH，将这两个数存入DR1和DR2的具体操作步骤如下：

（3）开关ALUB=0，开启输出三态门，开关SWB=1，关闭输入三态门，同时让LDDR1=0，LDDR2=0。

（4）验证带进位运算及进位锁存功能

这里有两种情况：

*进位标志已清零，即CY=0，进位灯灭。

A.使开关CN=0，再来进行带进位算术运算。例如步骤（2）参与运算的两个数为55H和AAH，当S3、S2、S1、S0、M状态为10010，此时输出数据总线显示灯上显示的数据为DRl加DR2再加初始进位位“1” （因CN=0），相加的结果应为ALU=00，并且产生进位，此时按动手动脉冲开关，则进位标志灯亮，表示有进位。

B.使开关CN=1，当S3、S2、S1、S0、M状态为10010，则相加的结累ALU=FF，并且不产生进位。

*原来有进位，即CY=1，进位灯亮。

此时不考虑CN的状态，再来进行带进位算术运算。同样步骤（2）参与运算的两个数为55H和AAH，当S3、S2、S1、S0、M状态为10010，此时输出数据总线显示灯上显示的数据为DRl加DR2再加当前进位标志CY，相加的结果同样为ALU=00，并且产生进位，此时按动手动脉冲开关，则进位标志灯亮，表示有进位。

（5）如果原来有进位，CY=1，进位灯亮，但需要清零进位标志时，具体操作方法如下：

A.AR信号置为“0”电平，DRl寄存器中的数应小于FF。

B.S3、S2、S1、S0、M的状态置为0 0 0 0 0。

C.按动手动脉冲发生开关，CY=0，即清进位标志。

注：进位标志指示灯CY亮时，表示进位标志为“1”，有进位；

进位标志指示灯CY灭时，表示进位位为“0”，无进位。

带进位控制运算器的实验原理电路如图2.1所示。

① Cy=0 进位灯灭

M=0,CN=0(带进位算术运算)

运算后

进位状态

理论计算

0  0  0  0

0  0  0  1

0  1  1  0

1  0  0  1

1  1  0  0

1  1  0  1

8D

A0

ED

2C

19

2C

0

0

0

1

1

1

8D

A0

ED

2C

19

2C

② Cy=1 进位灯亮

M=0,CN=0(带进位算术运算)

运算后

进位状态

理论计算

0  0  0  0

0  0  0  1

0  1  1  0

1  0  0  1

1  1  0  0

1  1  0  1

8D

A0

ED

2C

19

2C

0

0

0

1

1

1

8D

A0

ED

2C

19

2C

1.实验分析：和上一个实验的接线稍微不同，置数操作相同。最后运算结果是否产生进位，需要通过按下T4脉冲，观察进位标志灯CY来判断。第一个表是在当前进位标志为0即CY=0基础上进行的，拨动181的S0~S3，M=0,CN=0，实现的操作是运算结果自动加1，同时按下手动脉冲，观察当前是否产生进位。若产生进位，需要进行进位标志清零保证不影响下一个计算结果，因为此表需要每一个算术运算的CY=0。第二个表是在CY=1的基础上进行的，每次运算都需要先将CY调为1后，才能拨动181的S0~S3，M=0进行后续计算，实验的操作是将结果加上当前进位标志CY。经实验，结果与理论计算一致并且两个表的实验结果相同。

2.实验总结：产生进位时，需要按动手动脉冲开关，若此时CY灯亮，则有进位。

如果不希望产生的进位对下一步操作造成影响就需要对进位标志清零。

1、如何在进位运算操作前对进位标志清零？

答：将总清开关置零可以对进位标志清零。

2、在进行进位运算操作时，在何种情况下要对进位标志清零？

答：产生进位时，但又不希望产生的进位对下一步操作造成影响就需要对进位标志清零。

3、分析硬件电路说明在什么条件下，才能锁存8位运算后的进位标志？

答：AR可实现带进位控制运算，且低电平有效，所以AR必须为“0”电平，D型触发器74LS74（UN5B）的时钟端CLK才有脉冲信号输入，才可以将本次运算的进位结果CY锁存到进位锁存器74LS74（UN5B）中。

1、验证算术逻辑运算功能发生器 74LS181的16位运算组合功能。

2、掌握16位运算器的数据传送通路组成原理。

3、按要求和给出的数据完成几种指定的算术逻辑运算。

1、实验原理

实验中所用16位运算器数据通路如图3.1所示。其中运算器由四片74LS181以并/串形成16位字长的ALU构成。低8位运算器的输出经过一个三态门74LS245（U33）到内部总线，低8位数据总线通过LZD0～LZD7显示灯显示；高8位运算器的输出经过一个三态门74LS245（U33`）到ALUO1`插座，实验时用8芯排线和高8位数据总线BUSD8～D15插座KBUS1或KBUS2相连，高8位数据总线通过LZD8～LZD15显示灯显示；参与运算的四个数据输入端分别由四个锁存器74LS273锁存，实验时四个锁存器的输入并联连至内部数据总线再用8芯线连接到外部数据总线EXD0～D7插座EXJ1～EXJ3中的任一个；参与运算的数据源来自于8位数据开并KD0～KD7，并经过一三态门74LS245直接连至外部数据总线EXD0～EXD7，输入的数据通过LD0～LD7显示。

2、实验接线

本实验需用到6个主要模块：① 低8位运算器模块；② 数据输入并显示模块；③ 数据总线显示模块；④ 功能开关模块（借用微地址输入模块）；⑤ 高8位运算器模；⑥ 高8位（扩展）数据总线显示模块。

根据实验原理详细接线如下（接线①～⑤同实验一）：

（1）J20,J21,J22,接上短路片，

（2）J24，J25，J26接左边；

（3）J27,J28 左边

（4）J23 置右边T4选“ SD”

（5）JA5  置“接通”；

（6）JA6  置“手动”；

（7）JA3  置“接通”；

（8）JA1,JA2,JA4置“高阻”；

（9）JA8 置上面“微地址”

（10）EXJ1接BUS3

（11）ALO1'接KBUS1

（12）开关CE 、AR  置1

（13）0ZI2，CN4，CN0接上短路片

3、实验步骤

（1）连接线路，仔细查线无误后，接通电源。

（2）用二进制数码开关KD7～KD0向DR1、DR2、DR3、DR4寄存器置数。方法：关闭ALU输出三态门应使ALUB`=1（即开关ALUB=1），开启输入三态门应使SWB`=0（即开关SWB=0），选通哪一个寄存器用对应开关LDDR1～LDDR4（高电平有效），其中LDDR3、LDDR4开关在高8位运算器上部，输入脉冲T4按手动脉冲发生按钮。设置数据开关具体操作步骤图示如下：

说明：LDDR1、LDDR2、ALUB`、SWB`、LDDR3、LDDR4六个信号电平由对应的开关LDDR1、LDDR2、ALUB、SWB、LDDR3、LDDR4给出，拨至上面为“1”，拨至下面为“0”，电平值由对应显示灯显示；T4由手动脉冲开关给出。

（3）验证74LS181的16位算术运算和逻辑运算功能（采用正逻辑）。

·开关SWB=1，关闭输入三态门；

·开关ALUB=0，打开输出三态门；

·LDDR1～LDDR4四个开关全拨至“0”电平。

根据表3.1所示内容，置功能开关S3、S2、S1、S0、M、CN改变74LS181的算术运算和逻辑运算功能设置，观察运算器输出，将观察结果填入表3.1中，并将理论计算结果写入表3.2中，进行比较验证。

注意：本实验做完后，拔掉连线ALUBUS`和ALUO1`，去掉短路套ZI2、CN0、CN4。

1、 若有两个16位二进制数 ：00FFH和2D5AH， 要求通过74LS181的运算，计算这两数相与的结果。

（1）实现的方法

将S3,S2,S1,S0置为1011，M置0、Cn置0，实现两数相与。

（2）实验步骤

a．连接线路，仔细查线无误后，接通电源。

b．用二进制数码开关KD7～KD0向DR1、DR2、DR3、DR4寄存器置数。

方法：关闭ALU输出三态门应使ALUB`=1（即开关ALUB=1），开启输入三

态门应使SWB`=0（即开关SWB=0），选通哪一个寄存器用对应开关LDDR1

～LDDR4（高电平有效），其中LDDR3、LDDR4开关在高8位运算器上部，

输入脉冲T4按手动脉冲发生按钮。

（3）实验结果

D25A

（4）理论计算结果

D25A

2、 若有两个16位二进制数 ：1234H和A987H， 要求通过74LS181的运算，计算这两数之和。

（1）实现的方法

将S3,S2,S1,S0置为1001，M置0、Cn置1，实现两数之和。

（2）实验结果

BBBB

（3）理论计算结果

BBBB

3、若被减数为7C69H和减数为1234H， 要求通过74LS181的运算，计算这两数之差。

（1）实现的方法

将S3,S2,S1,S0置为0110，M置0、Cn置0，实现两数之差。

（2）实验结果

6A35

（3）两数之差

6A35

4、若被减数为1234 H和减数为7C69H， 要求通过74LS181的运算，计算这两数之差。和题4结果比较。

（1）实验步骤

a．连接线路，仔细查线无误后，接通电源。

b．用二进制数码开关KD7～KD0向DR1、DR2、DR3、DR4寄存器置数。

方法：关闭ALU输出三态门应使ALUB`=1（即开关ALUB=1），开启输入三

态门应使SWB`=0（即开关SWB=0），选通哪一个寄存器用对应开关LDDR1

～LDDR4（高电平有效），其中LDDR3、LDDR4开关在高8位运算器上部，

输入脉冲T4按手动脉冲发生按钮。

（2）实验结果

95CB

（3）实验结果表示的是什么

答：实验结果表示1234H和7C69H的差。

（4）比较题4和题3结果，并加以说明。

答：题四和题三结果分别是6A35和95CB，两者和为0000，所以互为相反数。

1.实验分析：16位的数据拆成两个8位输入，DR1存放加数1的低位，DR2存放加数2的低位，DR3存放加数1的高位，DR4存放加数2的高位。置数操作没有变化，打开相应寄

存器的门，按下手动脉冲T4就行。然后拨动S0~S3，M,CN，验证实验结果。

2.实验总结：实验3是在实验1的基础上扩展，但是大体思路没有变，注意存数就行。经过了3次实验，对整个实验流程有了进一步的掌握，体会到了74181的算术逻辑运算功能。实验时，注意接线，按照实验指导书一步一步来做，就没有太大的问题。